Allegro 约束与DRC排错

Allegro 约束与 DRC 排错陪跑——约束设了不生效（约束集建了没指派、改完没 Apply、检查开关没开、单位不统一、Region 覆盖、改完没刷新）、DRC 误报消除（器件自引脚间距、Waive 豁免流程、铺铜噪声）、差分对阻抗约束（耦合长度、neck 间距、单端差分冲突）、XNet 引脚对与时序约束配置。适合用 Allegro 拉高速板的硬件工程师。